Positive SSL
A NPN晶體
B PNP晶體
C N通道JFET
D P通道JFET

2SJ××為P通道JFET

2SK××為N通道JFET


A 通道中載子的濃度
B 通道之導電係數
C 流過接面的電流
D 接面空乏區的厚度

A 電子
B 電洞
C 少數載子
D 視通道而定

A 利用電磁場效應控制電流
B 接面型FET(JFET)具有雙接面結構
C 為單載子傳導
D 輸入阻抗較BJT低

FET使用電場,非磁場控制電流

JFET為單接面結構

輸入阻抗較BJT高


A 壓控電容
B 壓控電阻
C 壓控電感
D 以上皆非

A 歐姆區
B 定電流區
C 飽和區
D 截止區

A VGS接近截止(cut-off)電壓時,汲極與源極間的崩潰電壓比在VGS=0V時為大
B 在室溫附近,溫度愈高時,有較小的汲極電流
C 通道寬度愈窄,夾止(pinch-off)電壓愈大
D P通道接面場效電晶體的高電位在汲極端

A 1mA
B 9mA
C 12mA
D 18mA

`I_D` = `I_(DSS)*(1-V_(GS)/V_P)^2`

= `25 * (1-(-2)/(-5))^2`

= `25 * (3/5)^2`

= `25 * (9/25)`

= 9mA


A 3mA
B 1mA
C 10mA
D 0mA

VP > VGS(OFF),FET 截止,ID = 0